返 回商品信息 导航
使用SystemVerilog进行RTL建模--基于SystemVerilog的ASIC与FPGA设计
名       称：

使用SystemVerilog进行RTL建模--基于SystemVerilog的ASIC与FPGA设计 

作       者：

(美)斯图尔特·萨瑟兰(Stuart Sutherland) 

出  版 社：

科学出版社 

  I S B N：

9787030816894 

出版日期：

2025年03月 

定价：

￥98.00

售价：

￥39.20

VIP价：

￥37.20

团购价：

￥39.20

优惠活动：

0元包邮！ 送3920积分[详细介绍]
购满0.1元免运费！ 领券

领取新人5元无门槛优惠券领取新人5元优惠券
邀请好友得无门槛5元优惠券
分享图书领10%佣金，无上限
数       量：

有路自营缺货

图书详情

客服

购物车
客服咨询
抵扣价

书费抵扣购买规则

使用书费可以抵扣部分图书金额，用更优惠的价格购买图书，这个价格是抵扣价；如无书费，您享受不到这部分优惠价格，请及时赚取书费！优惠部分会在下单时自动扣除。书费不能当做余额使用，不能直接提现，只能伴随着余额使用。

如何赚书费？

打开有路网公众号或小程序商城点击下方菜单栏中的“我要卖书”，按照流程将图书卖给我们，结算时除了有现金结算还有大量书费赠送（以结算时金额为准）
知道了